

Soluzione della Prova Scritta

18 luglio 2024

- 1) Per la tecnologia CMOS in esame la capacità C_{inv} dell'invertitore a dimensionamento minimo risulta $C_{inv} = (1 + \epsilon) C_{M1} = 1.598 \text{ fF}$, con $C_{M1} = C_{ox} \frac{L_{MIN}^2}{2L_{MIN}} + 2L_{MIN} C_{GS0} = 0.567 \text{ fF}$ ed $\epsilon = 1.818$. Questo significa che il massimo dimensionamento intero dell'invertitore compatibile con una capacità di ingresso minore di 3 fF è $S_{n1} = 1$, che si traduce una capacità di ingresso del circuito pari a $C_{in1} = 3 \cdot C_{inv} = 1.598 \text{ fF}$.

- 2) Indicando con t_{p0} il ritardo caratteristico di un invertitore che pilota un identico invertitore otteniamo:

$$t_{p0} = \frac{2(1 + \epsilon) C_{M1} F (V_T / V_{DD})}{\beta'_n V_{DD}} = 11.75 \text{ ps}$$

dove $F = 1.7652$.

- 3) Il numero teoricamente ottimo di invertitori per il buffer è $N_{opt} = \ln(C_L / C_{in1}) = 4.54$, quindi usiamo 4 invertitori approssimando N_{opt} per difetto.

- 4) Il ritardo del buffer sarà

$$t_p = 3 \cdot U \cdot t_{p0} + \frac{C_L}{U^3 \cdot C_{inv1}} \cdot t_{p0}$$

dove U è il dimensionamento progressivo degli invertitori, il quale si trova derivando l'espressione qui sopra rispetto ad U ed eguagliando l'espressione trovata a zero. Otteniamo quindi:

$$U = \sqrt[4]{\frac{C_L}{C_{inv1}}} = 3.113$$

da cui imponiamo che U si pari a 3. Pertanto i 4 invertitori saranno dimensionati in modo che i loro nMOSFET seguano la progressione 1, 3, 8 e 27, dove l'ultimo invertitore è quello che pilota la capacità di carico C_L .

- 5) Il ritardo del buffer sarà quindi

$$t_p = 3 \cdot 3 \cdot t_{p0} + \frac{C_L}{27 \cdot C_{inv1}} \cdot t_{p0} = 146.6 \text{ ps}$$

- 6) Le capacità ai quattro nodi intermedi del buffer possono essere stimate come le capacità di ingresso degli invertitori a valle e risultano quindi:

$$C_{in2} = 3 \cdot C_{in1} \simeq 4.79 \text{ fF}$$

$$C_{in3} = 9 \cdot C_{in1} \simeq 14.38 \text{ fF}$$

$$C_{in4} = 27 \cdot C_{in1} \simeq 43.14 \text{ fF}$$

Inoltre, la *switching activity* vale $P_{0 \rightarrow 1} = P_0 \cdot P_1 = 0.4 \cdot 0.6 = 0.24$, quindi il consumo di potenza dinamico sarà

$$P_{din} = f P_{0 \rightarrow 1} V_{DD}^2 (C_{in2} + C_{in3} + C_{in4} + C_L) \simeq 58.70 \text{ } \mu\text{W}$$